候选项目库

碳化硅衬底是第三代半导体核心基础材料,突破单晶生长与加工良率瓶颈是该领域公认的卡脖子环节。公司在碳化硅晶体生长工艺、衬底加工等方面积累核心技术,致力于解决国产碳化硅衬底量产良率和成本问题,推动第三代半导体产业链自主可控

第四代超宽禁带半导体氧化镓(β-Ga2O3)单晶衬底与同质外延片。自主铸造法长晶工艺,掌握设备—热场—长晶—加工全链条;2025年生长全球首颗8英寸氧化镓单晶,2026年建成全球首条6/8英寸同质外延量产线并实现12英寸晶体等径生长,同质厚膜外延片已通过肖特基二极管器件验证;与深圳平湖实验室合作开发Mg(镁)掺杂氧化镓光导开关,在耐压、开关比和响应速度等指标上取得积极进展;布局氧化镓外延技术、无铱工艺等技术路线;已向头部芯片客户批量供货;牵头立项氧化镓晶体生长用保温制品相关团体标准,并参与氧化镓材料检测方法标准制定

公司技术兼容标准CMOS工艺,基于清华十余年成果转化。超光谱成像可同时获取空间信息和光谱信息,在遥感监测、食品安全、医疗诊断、国防侦察等领域具有广泛应用。公司致力于将超光谱成像芯片小型化、低成本化,推动其在消费电子和工业检测中的普及应用

薄膜铌酸锂(TFLN)具有优异电光效应和宽透光窗口,在高速光通信、量子信息和传感等领域应用前景广阔。公司致力于将薄膜铌酸锂材料制备、器件设计与芯片集成技术相结合,开发高速光通信核心器件,突破传统材料在带宽和集成度方面的瓶颈,为下一代光互联基础设施提供核心芯片解决方案

公司迭代研发三代真空气压式纳米压印系统并形成超高温真空热压机型;2024年实现半导体级真空气压式纳米压印的光芯片DUV量产替代,成本降至DUV的1/10;2026年交付国产首台半导体级纳米压印光刻机。设备+材料+工艺闭环:在8英寸硅晶圆上以纳米压印实现光子芯片量产,全程无需DUV光刻机,成本约为传统方案十分之一。产品矩阵涵盖桌面式/研发型/量产型纳米压印设备与全体系纳米压印材料,应用覆盖芯片半导体制造、LED芯片、光电显示、生物医学、钙钛矿新能源等;客户包括美国南加州大学、新加坡南洋理工大学、加拿大滑铁卢大学微纳加工平台等国内外科研与产业客户。

薄膜铌酸锂(业内称“光学硅”)电光调制芯片及光子集成平台,替代意/美进口,解决光通信卡脖子问题。关键指标:单通道物理带宽200GHz以上、支持单通道200Gbps及以上传输;TFLN-110GHz强度调制器3dB带宽≥65GHz、6dB带宽≥100GHz、半波电压≤3.5V、插损≤4.5dB;通信速率较上一代体材料调制器快5-6倍。产品矩阵:强度/相位调制器芯片、阵列芯片、相干调制器芯片、多功能芯片、定制化光子芯片及射频封装调制器标准品,研发可支持3.2T超高速光模块的芯片。应用:800G/1.6T/3.2T高速光模块、数据中心、宽带电信、航空航天、激光雷达、量子通信等场景。

国内首条二维半导体工程化示范线。全球首款二维32位RISC-V处理器(良率99.77%),绕开硅基制程封锁

解决GPU间高速互联瓶颈,释放集群算力效能。技术方向:GPU间芯片通信。公司全栈自研Scale-up超节点互联方案ACCLink+ACCSwitch,对标英伟达NVLink+NVSwitch架构:ACCLink协议支持XPU间低时延无损通信,可实现纳秒级时延,具备Load/Store等完整指令语义,支持动态多播、在网计算、信用流控、缓存一致性与池化能力;ACCSwitch交换芯片最高支持4096个XPU互联、512个XPU组播优化,并兼容多种Scale-up网络协议,解决不同协议规范导致的互连互通难题。已完成ACCLink IP协议硅验证,正与国内XPU厂商围绕新一代AI芯片及超节点通信方案开展联合设计开发,并与整机厂商、运营商、云厂商在整机预研、Scale-up光互联等方向合作,为智算超节点提供Scale-up通信协议系统级解决方案、异构融合解决方案及万卡集群工程方案。

3D芯片架构提升算力密度与能效比。技术方向:3D算力芯片。AI大模型推理3D定制化芯片,通过3D IC架构解决“内存墙”难题;提出3D TokenPU立体架构,业界首家采用混合键合工艺实现3D堆叠芯片研发与大规模量产;2025年8月申请“交叉开关、片上系统及其访问控制方法、芯片”等核心专利

集成电路前道工艺量检测设备,主打以套刻误差(Overlay)为核心的套刻量测装备及缺陷检测设备,为光刻大批量生产提供眼睛与尺子;设备误差需控制在允许误差的1/10(9nm套刻误差对应0.9nm),直接影响光刻良率;面向16nm以下先进制程需求;团队来自美国KLA上海研发中心、中科院微电子所与清华精仪系。路线:IBO用于28~14nm、DBO用于20~10nm;关键指标Precision<0.6nm;企业称前道量检测设备被KLA垄断(占有率56%)、国产套刻设备占有率<5%。

脉冲视觉(Vidar)类脑/神经形态视觉芯片与高速相机。不同于传统定时曝光静态成像,在像素级用脉冲流逼近光的高速时空变化,输出0/1比特流阵列,实现超高速、高动态、无运动模糊连续成像;采样频率达4万Hz,比传统视频快千倍;基于成熟集成电路工艺研制高速视觉芯片、相机与机器视觉系统,专利在中美日韩欧授权。

技术方向:视频与生成式视频专用算力芯片,深度融入 RISC-V 生态,首创延迟确定性 DiPU 数据流架构与 3D 近存架构。产品与亮点:SL200 智能视频 SoC 及 Nano/Pro 加速卡、边缘算力盒子;MSU 世界视频编码大赛连续三届商业化赛道全部子赛道第一,较英伟达最新 AV1 方案压缩效率提升 30%–35%,累计出货近十万颗,快手直播转码覆盖率 99.7%。

公司实现全栈自主SPADIP,是国内唯一同时量产dToF(直接飞行时间)深度传感与PCI(光子计数成像)芯片的企业。SPAD芯片是3D感知和单光子探测的核心器件,在自动驾驶激光雷达、手机3D人脸识别、科学成像等领域应用广泛。公司填补国内高端SPAD芯片量产空白。产品覆盖单点、面阵、线阵及车载扫描式/固态式激光雷达方案,2022年8月PCL7150、DTS3040小批量交付;自研TDC 48ps对100ps,SPAD量产良率95%对70%;主要产品被Sony、ST、AMS垄断。

公司牵头制定端侧AI芯片3DDRAM集成技术标准,在Chiplet(芯粒)和先进封装方向布局。随着AI模型越来越大,端侧(手机、IoT设备)部署AI推理成为重要趋势,对端侧AI芯片的算力和能效提出更高要求。公司在3D堆叠集成技术方面具有先发优势

上海澜昆微电子科技有限公司成立于2024年,专注硅光集成技术与光电共封装解决方案。致力于研发面向光电合封的CMOS专用Driver/TIA芯片和光电集成的单片硅光收发引擎。在首届张江杯硅光创新创业大赛获一等奖。2026年4月与沐创集成电路联合发布国产首款光电共封装(CPO)智能网卡

技术路线为摒弃HBM,采用LPDDR乃至NAND等低成本存储介质替代显存,通过介质替换使显存成本降低1到2个数量级,并以多颗粒、多通道并行设计将整体带宽提升至TB级别,对标特斯拉AI5芯片的设计理念。已推出"褐蚁"一体机,将运行满血版DeepSeek大模型的成本从百万元级拉至十万元级,并在DeepSeek本地化部署场景落地;自研GPGPU芯片预计2026年完成流片,目标兼顾大容量显存、高带宽、低功耗与低成本,推动AI部署成本从"十万档"向"万元档"迈进,并保持CUDA兼容与极致软件亲和。

“无损键合、光电一芯”路线:自研无损像素隔离技术,以独创电性绝缘架构在像素间搭建“电性隐形墙”,不对发光材料量子阱做物理刻蚀,从根源规避刻蚀损伤;结合混合键合3D先进封装实现光芯片与电芯片垂直堆栈互联,已实现3.75微米像素内超精细间距键合(未来可降至2微米),团队曾实现最小pitch 0.7微米混合键合量产工艺。关键指标:像素良率6N(99.9999%)以上,出光角度由±60°收窄至±10°,工作温度超140°C,红光电光转换效率预期突破20%。产品矩阵:0.61英寸四万像素数字车灯芯片(完成送样验证)、AR单绿/红光芯片(2026年出货)、RGB单色芯片(2026年量产)、013红光光机(0.15立方厘米内640×480分辨率)。应用:AR/AI眼镜全彩微显示、车载显示、CPO光通讯。

高性能射频SoC(捷变频射频收发/相控阵TR芯片),打破ADI/TI垄断。BR3109宽带捷变频射频收发芯片获世界雷达博览会银奖,BR3102窄带捷变频射频收发芯片获优秀奖。入选四川省首批"种子独角兽"企业

技术路线聚焦数据中心高速光互联,解决AI算力通信瓶颈:以自研OIO光IO芯粒为核心,采用芯粒化架构与NPO/CPO(近封装/共封装光学)封装路径,覆盖高速光芯片、电芯片、先进3D光电封装与高效光耦合四大全自研环节。第一代产品将8个主流800G光模块的传输能力集成于单颗6.4T光互连芯片,单路速率200G,同等传输能力下体积仅传统方案1/10-1/5、功耗降至1/3、延迟降至1/100,面向GPU直连的Scale-up超节点网络与高密度Scale-out集群。产品形态包括独立光IO芯粒(支持NPO、CPO、XPO多种封装)、1.6T及以上高速硅光芯片与配套电芯片。封装工艺与芯片研发并行推进,目前芯片已完成测试点亮,客户排队测试,预计2027年下半年量产,客户覆盖云厂商、GPU厂商、系统集成商及光模块厂商。

Chiplet(芯粒)技术端侧AI推理芯片,为边缘端大模型部署提供算力解决方案。自研Calcumex多模态AI计算核心/Calcugrid算力融合架构/Calcukit快速部署框架。2026.5首款芯片CCS-1系列成功流片点亮